PCT WELTORGANISATION FÜR GEISTIGES EIGENTUM Internationales Büro
INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 6:

H01L 23/58, 23/552

(11) Internationale Veröffentlichungsnummer:

WO 99/16131

(43) Internationales Veröffentlichungsdatum:

1. April 1999 (01.04.99)

(21) Internationales Aktenzeichen:

PCT/DE98/02645

A1

(22) Internationales Anmeldedatum: 4. September 1998 (04.09.98)

(81) Bestimmungsstaaten: CN, ID, JP, KR, SG, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR,

IE, IT, LU, MC, NL, PT, SE).

(30) Prioritätsdaten:

197 41 507.5 197 46 641.9 19. September 1997 (19.09.97) DE

22. Oktober 1997 (22.10.97)

(71) Anmelder (für alle Bestimmungsstaaten ausser US): FRAUN-HOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E.V. [DE/DE]; Leonrodstrasse 54, D-80636 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): RAMM, Peter [DE/DE]; Neusiedlung 11b, D-85276 Pfaffenhofen (DE). BUCH-NER, Reinhold [DE/DE]; Föhringer Allee 52, D-85774 Unterföhring (DE).

Veröffentlicht

Mit internationalem Recherchenbericht.


Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Änderungen eintreffen.

(54) Title: METHOD FOR WIRING SEMI-CONDUCTOR COMPONENTS IN ORDER TO PREVENT PRODUCT PIRACY AND MANIPULATION, SEMI-CONDUCTOR COMPONENT MADE ACCORDING TO THIS METHOD AND USE OF SAID SEMI-CONDUCTOR COMPONENT IN A CHIP CARD

(54) Bezeichnung: VERDRAHTUNGSVERFAHREN FÜR HALBLEITER-BAUELEMENTE ZUR VERHINDERUNG VON PRO-DUKTPIRATERIE UND PRODUKTMANIPULATION, DURCH DAS VERFAHREN HERGESTELLTES HAL-BLEITER-BAUELEMENT UND VERWENDUNG DES HALBLEITER-BAUELEMENTS IN EINER CHIPKARTE

(57) Abstract

The present invention relates to a method for producing a metallised-circuit structure for preventing product piracy and manipulation as well as to a semi-conductor component produced according to this method and to the use of said semi-conductor component in a chip card. This method can be implemented using standardised semi-conductor techniques which are compatible with CMOS circuits, wherein the purpose of said method is to forestall the use of the so-called reverse engineering for acquiring foreign technological know-how or for reading and/or manipulating information stored in said component. According to the method of the present invention, it is further possible to produce a semi-conductor component which is protected against the influence of the environment. This method comprises processing the component layer in the substrate (1) and interrupting said processing



immediately before obtaining a metallisation complex. The component substrate (1) thus obtained is assembled by applying its front side against the front side of a manipulation substrate (6), said component substrate (1) being then made thinner from the rear side. Contact holes (9) are then etched during a corresponding lithographic stage through the remaining thin layer of the component substrate, wherein said holes stop at the level of the areas to be brought into contact and are metallised so as to form electric contacts relative to the components.

(57) Zusammenfassung

Die Erfindung betrifft ein Verfahren zur Herstellung einer metallisierten Schaltungsstruktur zur Verhinderung von Produktpiraterie und Produktmanipulation, ein durch das Verfahren hergestelltes Halbleiter-Bauelement sowie die Verwendung des Halbleiter-Bauelements in einer Chipkarte. Das Verfahren ist mit CMOS-kompatiblen Standard-Halbleitertechnologien durchführbar und erschwert die Anwendung des sogenannten Reverse Engineering zur Aneignung fremden Technologie-Knowhows bzw. zum Auslesen und/oder zur Manipulation der im Bauelement gespeicherten Information. Durch das erfindungsgemäße Verfahren ist es darüber hinaus möglich, ein gegenüber Umwelteinflüssen geschütztes Halbleiter-Bauelement herzustellen. Beim erfindungsgemäßen Verfahren wird die Bauelementelage im Substrat (1) bis vor einem Metallisierungskomplex prozessiert. Nachfolgend wird das nun vorliegende Bauelementesubstrat (1) mit einem Handlingsubstrat (6) Vorderseite zu Vorderseite zusammengefügt und das Bauelementesubstrat (1) von der Rückseite her gedünnt. Anschließend werden Kontaktlöcher (9) nach einem entsprechenden Lithographieschritt durch die verbleibende dünne Bauelementesubstratschicht bis auf die zu kontaktierenden Gebiete geätzt und metallisiert, so daß elektrische Kontakte zum Bauelement hergestellt sind.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finnland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
ΑU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
AZ	Aserbaidschan	GB	Vereinigtes Königreich	MC	Monaco	TD	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland		Republik Mazedonien	TR	Türkei
BG	Bulgarien	HU	Ungarn	ML	Mali	TT	Trinidad und Tobago
BJ	. Benin	IE	Irland	MN	Mongolei	UA	Ukraine
BR	Brasilien	IL	Israel	MR	Mauretanien	UG	Uganda
BY	Belarus	IS	Island	MW	Malawi	US	Vereinigte Staaten von
CA	Kanada	IT	Italien	MX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JP	Japan	NE	Niger	UZ	Usbekistan
CG	Kongo	KE	Kenia	NL	Niederlande	VN	Vietnam
CH	Schweiz	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neuseeland	ZW	Zimbabwe
CM	Kamerun		Korea	PL	Polen		
CN	China	KR	Republik Korea	PT	Portugal		
CU	Kuba	KZ	Kasachstan	RO	Rumänien		
CZ	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
DE	Deutschland	LI	Liechtenstein	SD	Sudan		
DK	Dänemark	LK	Sri Lanka	SE	Schweden		
EE	Estland	LR	Liberia	SG	Singapur		

WO 99/16131 PCT/DE98/02645

Verdrahtungsverfahren für Halbleiter-Bauelemente zur Verhinderung von Produktpiraterie und Produktmanipulation, durch das Verfahren hergestelltes Halbleiter-Bauelement und Verwendung des Halbleiter-Bauelements in einer Chipkarte

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines mit einem oder mehreren leitenden Strukturelementen versehenen Halbleiter-Bauelements mit den Merkmalen des Oberbegriffs von Patentanspruch 1 sowie ein mit einem oder mehreren leitenden Strukturelementen versehenes Halbleiter-Bauelement, das durch solch ein Verfahren herstellbar ist. Insbesondere betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer metallisierten Halbleiter-Schaltungsstruktur, welches mit CMOS-kompatiblen Standard-Halbleiter-technologien durchführbar ist und die Anwendung des sogenannten Reverse Engineering zur Aneignung fremden Technologie-Knowhows bzw. zum Auslesen und/oder zur Manipula-tion der im Bauelement gespeicherten Information erschwert. Durch das erfindungsgemäße Verfahren ist es darüber hinaus möglich, ein gegenüber Umwelteinflüssen geschütztes Halbleiter-Bauelement herzustellen.

Ein Verfahren mit den Merkmalen des Oberbegriffs von Patentanspruch 1 ist beispielsweise aus G. Schumiki, P. Seegebrecht "Prozeßtechnologie", Springer-Verlag Berlin, ISBN 3-540-17670-5 bekannt. Fig. 5 zeigt ein durch solch ein Verfahren hergestelltes Halbleiter-Bauelement. In Fig. 5 bezeichnen die mit Bezugszeichen 11 bezeichneten Schichten Passivierungs- bzw. Isolatorschichten, die mit Bezugszeichen 12 bezeichneten Schichten stellen leitende Schichten dar, die beispielsweise aus dotiertem Halbleiter-Material oder aus dotierten Poly-Siliziumschichten aufgebaut sind, und die mit Bezugszeichen 13 bezeichneten Schichten stellen Metallisierungen dar. Die Verdrahtung 13 des Bauelementes wird mittels Deposition und Strukturierung von Metallschichten und dazwischenliegenden Isolatorschichten 11 realisiert. Bei diesem modularen Verfahren werden jeweils Kontaktlöcher durch eine Isolatorschicht 11 bis auf eine leitende Struktur 12, 13 geätzt, sodann eine Metallschicht abgeschieden und nachfolgend Leiterbahnen 13 strukturiert und wiederum mit einer Isolatorschicht 11 bedeckt

Die mit solchen Halbleiter-Bauelementen verbundenen Probleme bestehen zum einen darin, daß mit Techniken des Reverse Engineering das Design und die Anordnung der Leiterbahnen innerhalb des Bauelements leicht erkannt werden kann und daß daher auch das Verfahren zur Herstellung eines solchen Halbleiter-Bauelements für Dritte leicht nachzuahmen ist.

Beispielsweise können Halbleiter-Bauelemente optisch durchstrahlt werden, und ihr Design kann mittels Elektronenstrahlmikroskopie entweder unter Verwendung von bildgebenden Verfahren oder aber auch unter Verfolgung eines fließenden Stroms leicht "durchschaut" werden. Desweiteren ist es auch üblich, Schicht für Schicht eines Halbleiter-Bauelements mechanisch oder chemisch abzutragen und anschließend die sich jeweils ergebende Oberfläche zu untersuchen.

Hält man sich die enormen Entwicklungskosten für neuartige Halbleiter-Chips vor Augen, so ist klar erkennbar, daß ein großer Bedarf an Möglichkeiten besteht, die Erfolgsaussichten solcher Reverse Engineering-Methoden entscheidend einzudämmen.

Ein weiteres Problem besteht darin, daß bei der Anwendung solcher Halbleiter-Bauelemente in Chipkarten Manipulationsmöglichkeiten für Dritte gegeben sind, die die Sicherheit von Chipkarten stark beeinträchtigen. Beispielsweise ist es durch spezielle Techniken möglich, die in den Chipkarten gespeicherte Information zu lesen und ggf. zu verändern.

Bisherige Ansätze zur Lösung der vorstehend genannten Probleme beruhten beispielsweise auf der Verbesserung der verwendeten PIN-Codes durch Verwendung einer Geheimzahl mit einer erhöhten Anzahl an Stellen, um den Mißbrauch von Chipkarten zu unterbinden.

Ansätze zur Lösung des mit den verwendeten Reverse Engineering-Methoden verbundenen Problems beruhten darauf, das Chipkarten-Design möglichst komplex zu gestalten, um die Erfolgsaussichten der vorstehend erwähnten optischen Durchstrahlungs- oder Elektronenmikroskopierverfahren zu verringern. Bei dem Versuch, eine aufzubauende Schaltung möglichst komplex zu gestalten, tritt jedoch wiederum das Problem auf, daß der Integrationsgrad der Schaltung deutlich verschlechtert werden kann und daß das Herstellungsverfahren technologisch aufwendig wird. Genauer gesagt läßt sich der Komplexitätsgrad insbesondere dadurch steigern, daß mehrere Metallisierungsebenen übereinander angeordnet werden. Aufgrund der Oberflächentopographie ist dafür aber auch eine Anpassung der jeweiligen Größen der Leiterbahnen notwendig, wodurch die Integrationsdichte der Metallisierung bei der entsprechenden Vorrichtung verschlechtert wird. Aus der US-Patentschrift Nr. 5 563 084, die der DE-A-44 33 845 entspricht, ist überdies ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung bekannt. Bei diesem Verfahren

WO 99/16131

werden bereits vollständig fertig prozessierte Chips unter Verwendung eines Handlingsubstrats auf ein weiteres Substrat, das seinerseits ebenfalls mehrere Bauelementelagen enthalten kann, aufgebracht. Um die Ausbeute zu erhöhen, wird die Funktionsfähigkeit der einzelnen Chips vor dem Zusammenfügen überprüft.

Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, das bekannte Verfahren zur Herstellung eines mit einem oder mehreren leitenden Strukturelementen versehenen Halbleiter-Bauelements derart weiterzubilden, daß die Komplexität der Schaltung erhöht werden kann, ohne die Integrationsdichte zu verschlechtern und das Verfahren technologisch zu aufwendig zu gestalten. Ferner liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Halbleiter-Bauelement mit komplexerer Schaltung aber hoher Integrationsdichte bereitzustellen.

Gemäß der vorliegenden Erfindung wird die Aufgabe durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Ferner wird gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung eines mit einem oder mehreren leitenden Strukturelementen versehenen Halbleiter-Bauelements, das gegenüber Umwelteinflüssen geschützt ist, nach Anspruch 17, ein mit einem oder mehreren leitenden Strukturelementen versehenes Halbleiter-Bauelement nach Anspruch 19 und 20 sowie die Verwendung dieser Halbleiter-Bauelemente in einer Chip-Karte bereitgestellt.

Die bevorzugten Ausführungsformen sind Gegenstand der abhängigen Ansprüche.

Die vorliegende Erfindung betrifft somit ein Verfahren zur Herstellung eines mit einem oder mehreren leitenden Strukturelementen versehenen Halbleiter-Bauelements mit den Schritten zum

- Aufbringen und Strukturieren von Schichten, die in dem Halbleiter-Bauelement enthalten sind, auf einem ersten Substrat.
- Verbinden der Oberfläche des ersten Substrats, auf der diese einzelnen Schichten aufgebracht sind, mit einem zweiten Substrat,
- Bereitstellen des oder eines von den mehreren leitenden Strukturelementen auf der freien
 Oberfläche des ersten Substrats, wobei dieser Schritt so ausgeführt wird, daß ein funktionsmäßiger elektrischer Kontakt zwischen dem leitenden Strukturelement und dem Bauelement bewirkt wird, und
- Fertigstellen des Halbleiter-Bauelements.

Bei dem erfindungsgemäßen Verfahren wird die Bauelementelage im Substrat bis vor eine Metallisierungsebene prozessiert. Das heißt, der Ausgangspunkt ist jeweils eine Bauelementelage innerhalb eines Substrates ohne Metallisierung, mit einer oder mit mehreren Metallisierungsebenen.

Nachfolgend wird das nun vorliegende Bauelementesubstrat mit einem Handlingsubstrat Vorderseite zu Vorderseite zusammengefügt, und zusätzlich kann das Bauelementesubstrat von der Rückseite her gedünnt werden. Die darauffolgende Bereitstellung elektrischer Kontakte zum Bauelement, d.h. die Bereitstellung der auf die Bauelementelage innerhalb des Substrats ohne Metallisierung, mit einer oder mehreren Metallsierungsebenen folgenden Metallisierungsebene, erfolgt vorzugsweise, indem Kontaktlöcher nach einem entsprechenden Lithographieschritt durch die ggf. gedünnte Bauelementesubstratschicht bis auf die zu kontaktierenden Gebiete geätzt und nachfolgend metallisiert werden.

Durch die Abfolge der Schritte des erfindungsgemäßen Verfahrens wird ein zusätzliches Substrat in das Bauelement eingebracht. Dieses Substrat kann entweder das Bauelementesubstrat selbst oder, bei einer iterativen Wiederholung der Verfahrensschritte gemäß Patentanspruch 12, dasjenige Handlingsubstrat sein, welches in dem vorangehenden Iterationsschritt eingebracht wurde und entsprechend die Rolle des Bauelementesubstrats übernommen hat. Gemäß einer bevorzugten Ausführungsform kann dabei das zusätzliche Substrat beispielsweise zwischen dem Halbleiter-Bauelement an sich und der oder den zur elektrischen Kontaktierung des Halbleiter-Bauelements vorgesehenen Metallisierungsebenen angeordnet sein. Das zusätzliche Substrat kann aber auch zwischen einzelnen zur elektrischen Kontaktierung des Halbleiter-Bauelements vorgesehenen Metallisierungsebenen angeordnet sein. Der Ausdruck "Metallisierungsebenen" umfaßt dabei sämtliche leitende Strukturelemente des Halbleiter-Bauelements, also beispielsweise Leiterbahnen, Verdrahtungen usw.

Durch eine derartige Einbringung eines zusätzlichen Substrats ist es möglich, die Komplexität der sich ergebenden Schaltung beträchtlich zu erhöhen, ohne den Integrationsgrad der Vorrichtung zu verschlechtern oder das Herstellungsverfahren zu sehr kompliziert zu machen.

Bei dem erfindungsgemäßen Verfahren werden das Bauelementesubstrat und das Handlingsubstrat derart fest miteinander verbunden, daß daraufhin keine zerstörungsfreie Trennung des Schichtenstapels erfolgen kann.

Gemäß einer bevorzugten Ausführungsform ist das zusätzlich in das Bauelement eingebrachte Substrat aus einem Material, das im Bereich sichtbarer Wellenlängen nicht transparent ist, beispielsweise aus Silizium, so daß die Verwendung optischer Durchstrahlungsverfahren verhindert wird. Das zusätzliche Substrat kann zusätzlich noch ein Material enthalten oder aus einem solchen

hergestellt sein, das im Bereich kurzwelliger Strahlung, beispielsweise Röntgenstrahlen, nicht transparent ist, so daß die Verwendung von Röntgen-Durchstrahlungsverfahren verhindert wird. Gemäß der vorliegenden Erfindung kann das zusätzliche Substrat auch ein sogenanntes SOI-Substrat sein, so daß die vergrabene Isolatorschicht bei einem Ätzschritt als ein Ätzstopp dient. Dadurch kann das Herstellungsverfahren weiter vereinfacht werden, und seine Kosten können reduziert werden. Ferner ist es bei Verwendung eines SOI-Substrats möglich, das zusätzliche Substrat gleichmäßiger zu ätzen.

Für die Verbindung der Vorderseite des Bauelementesubstrats mit dem Handlingsubstrat wird die Vorderseite des Bauelementesubstrats vorzugsweise mit einer Haftschicht versehen. Die Haftschicht kann dabei gleichzeitig eine passivierende und/oder planarisierende Funktion übernehmen. Anschließend wird das Bauelementesubstrat von der Rückseite her gedünnt. Das Dünnen kann dabei beispielsweise durch naßchemisches Ätzen oder durch mechanisches oder chemomechanisches Schleifen erfolgen. Der nach dem Zusammenfügen und Dünnen vorliegende Substratstapel kann darauf folgend wie ein Standardsubstrat weiterbearbeitet werden, wobei die Oberfläche des gedünnten Bauelementesubstrats nun die Vorderseite darstellt. Diese wird zunächst durch Abscheidung einer dielektrischen Schicht isoliert, wobei bei Verwendung eines SOI-Substrates unter Umständen auf diese Isolierung verzichtet werden kann. Nach einem Standardlithographieschritt werden durch die Isolatorschicht und die dünne Bauelementesubstratschicht Kontaktlöcher auf die zu kontaktierenden Gebiete geätzt und die Seitenwände der Kontaktlöcher isoliert. Über diese Kontakte wird schließlich die Verdrahtung mittels Standardmetallisierung, die aus einer oder mehreren Metallisierungsebenen bestehen kann, hergestellt. Die Kontakte können hierbei zwischen beliebigen Metallisierungsebenen des Bauelementesubstrats und der Verdrahtung realisiert werden. Schließlich kann, wie bei der Bauelementeherstellung gemäß dem Stand der Technik, die Substratscheibe auf die notwendige Dicke reduziert werden, indem der Substratstapel von der Handlingsubstratseite her mechanisch oder/und chemisch gedünnt wird.

Bei dem erfindungsgemäßen Verfahren wird gegenüber den nach dem heutigen Stand der Technik bekannten Verfahren zur Mehrlagenverdrahtung vorteilhafterweise den Möglichkeiten der Produktpiraterie und der Produktmanipulation begegnet, da Teile der Bauelementeverdrahtung auf die Seite des Bauelementesubstrats verlagert werden, die dem Bauelement an sich oder aber auch weiteren Teilen der Bauelementeverdrahtung gegenüberliegt. Bei den bekannten Verfahren zur Mehrlagenverdrahtung sind demgegenüber übereinander angeordnete strukturierte Metallschichten durch optisch transparente dielektrische Schichten, beispielsweise SiO₂, voneinander isoliert, wie in Fig. 5 gezeigt.

Durch Einbringen des zusätzlichen Substrats, das, wie vorstehend erläutert, das Bauelementesubstrat selbst oder auch ein Handlingsubstrat sein kann, kann die Komplexität der Verdrahtung erhöht werden, wodurch die üblicherweise eingesetzten Techniken zur Analytik des Schaltungsaufbaus und Techniken zur Manipulation der in den Bauelementen gespeicherten Information verhindert bzw. erschwert werden. Wenn das zusätzliche Substrat zusätzlich optisch nicht transparent ist, werden zum einen Verfahren zur optischen Durchleuchtung oder Analyse mittels Elektronenstrahlmikroskopie verhindert, zum anderen sind Verfahren zur Manipulation oder zum Auslesen der in der Schaltung bzw. der in der Chipkarte enthaltenen Information nicht mehr anwendbar.

Darüber hinaus kann das erfindungsgemäße Verfahren verwendet werden, um ein gegenüber Umwelteinflüssen geschütztes Halbleiter-Bauelement herzustellen. Insbesondere dient die erste Substratschicht, die ja nunmehr eine Zwischenschicht innerhalb des Halbleiter-Bauelements darstellt, als eine Schutzschicht gegenüber Umwelteinflüssen. Durch Auswahl eines geeigneten Materials für das erste Substrat kann diese Schutzfunktion erhöht werden.

Ferner können vor dem Schritt zum Bereitstellen des oder eines von den mehreren leitenden Strukturelementen noch weitere Schutzschichten aufgebracht werden, um die Schutzfunktion zu erhöhen. Beispiele für solche Schutzschichten können Passivierungsschichten, beispielsweise aus SiO₂ sein.

Insbesondere ist es bei einer iterativen Wiederholung der Verfahrensschritte, wenn also mehrere Substratschichten in das Bauelement eingebracht werden, möglich, das Halbleiter-Bauelement oder Teile davon einzukapseln, ggf. mit verschiedenen, geeignet ausgewählten Substrat- und/oder Zusatzschutzschichten.

Die vorliegende Erfindung wird im folgenden unter Bezugnahme auf die begleitenden Zeichnungen detaillierter beschrieben werden.

Fig. 1 zeigt ein Bauelementesubstrat mit fertig prozessierten MOS-Schaltungen und einer Metallisierungsebene vor der Verbindung mit einem Hilfssubstrat.

Fig. 2 zeigt das in Fig. 1 gezeigte Bauelementesubstrat nach Verbinden mit dem Hilfssubstrat und Dünnen des Bauelementesubstrats.

WO 99/16131 PCT/DE98/02645

Fig. 3 zeigt den in Fig. 2 gezeigten Scheibenstapel, der wie eine Standardscheibe prozessiert wird. Fig. 4 zeigt den in Fig. 3 gezeigten Scheibenstapel, der nun auf seiner Oberfläche mit einer Verdrahtungsebene versehen worden ist.

Fig. 5 zeigt einen typischen Schichtaufbau eines gemäß Standardverfahren hergestellten Halbleiterbauelementes mit mehreren leitenden Strukturelementen.

In Fig. 1 bezeichnet Bezugszeichen 1 ein Bauelementesubstrat, das beispielsweise eine Siliziumscheibe 2 mit fertig prozessierten MOS-Schaltungen und eine Metallisierungsebene 3 umfaßt. Die Metallisierungsebene 3 ist mit einer Oxidschutzschicht passiviert. Die Metallisierung umfaßt beispielsweise eine Aluminiumlegierung. Auf die Bauelementescheibe wird eine Polyimidschicht 5 als Haftschicht aufgeschleudert, so daß die Oberflächentopographie eingeebnet wird.

Die Einebnung der Oberflächentopographie kann auch bereits vor dem Aufbringen der Haftschicht durch einen Planarisierungsschritt erfolgt sein. Anschließend erfolgt das Verbinden der Bauelementescheibe mit einem Hilfssubstrat 6, beispielsweise einer weiteren Siliziumscheibe. Anschließend wird der nun vorliegende Scheibenstapel mechanisch, nachchemisch und/oder chemomechanisch von der Seite des Bauelementesubstrats her gedünnt, so daß die Siliziumrestdicke des Bauelementesubstrats einige Mikrometer beträgt.

Nach dem Dünnen kann der Scheibenstapel 7, der beispielsweise in Fig. 2 gezeigt ist, wie eine Standardscheibe prozessiert werden.

Beispielsweise wird die Siliziumoberfläche passiviert, z.B. mit einer Oxidschicht 8. Kontaktlöcher 9 werden nach einem entsprechenden Lithographieschritt bis auf die zu kontaktierenden Gebiete der Metallisierung geätzt, wie in Fig. 3 gezeigt ist. Anschließend werden, wie in Fig. 4 gezeigt, vorzugsweise die Seitenwände der Kontaktlöcher mit Isolierschichten 10 isoliert. Gemäß einer besonders bevorzugten Ausführungsform erfolgt dies durch eine sogenannte Spacer-Oxid-Prozeßsequenz, die eine konforme Oxidabscheidung und ein nachfolgendes anisotropes Rückätzen umfaßt.

Die Verdrahtung der Schaltungen erfolgt beispielsweise durch Abscheidung einer Titannitridschicht 11 als Haft- und Barriereschicht für die nachfolgende Wolframmetallisierung 12, die beispielsweise durch W-Deposition erfolgen kann. Anschließend wird unter Verwendung von chemomechanischem Schleifen mit einem CMP-Gerät die Wolfram/Titannitridschicht von der Substratoberfläche entfernt, so daß die verbleibenden Wolfram/Titannitrid-"Stöpsel" (sog. Plugs) die vertikale Verbindung zur Bauelementemetallisierungsebene realisieren. Schließlich wird durch einen Standardmetallisierungsprozeß, beispielsweise mit einer Aluminiumlegierung 13 und nachfolgende Passivierung

WO 99/16131 PCT/DE98/02645

14 die Verdrahtung des Bauelements durchgeführt, wie in Fig. 4 gezeigt ist. Dabei kann die Verdrahtung des Bauelements auch mehrere Metallisierungsebenen umfassen.

Es sind aber auch andere Verfahren zur Herstellung einer Verdrahtung der Schaltungen denkbar. Abschließend wird der Scheibenstapel von der Hilfssubstratseite her vorzugsweise mechanisch auf die notwendige Restdicke, z. B. 180 µm, gedünnt.

Es ist den Fachleuten offensichtlich, daß die vorliegende Erfindung wie vorstehend beschrieben in zahlreichen Ausführungsformen modifiziert werden kann.

Beispielsweise können das Hilfssubstrat 6 und/oder das Bauelementesubstrat 1 nach ggf. Dünnen des Bauelementesubstrats auf verschiedene Weisen prozessiert und/oder strukturiert werden. Insbesondere können virtuelle Leiterbahnen, die keinerlei Anschlüsse zu dem Bauelement aufweisen, in diesen Substraten hergestellt werden, um beim Reverse Engineering bewußt fehlerhafte Informationen zu liefern. Ebenso ist es möglich, die planarisierte Oberfläche des gemäß Fig. 4 prozessierten Bauelements mit einem weiteren Hilfssubstrat zu verbinden, um eine weitere Hilfssubstratschicht in das sich ergebende Bauelement einzubringen.

Auf diese Weise können beispielsweise bei einer Verdrahtung, die mehrere Verdrahtungsebenen umfaßt, diese jeweils durch ein zusätzlich hinzugefügtes Hilfssubstrat voneinander getrennt werden.

Das durch das erfindungsgemäße Verfahren hergestellte Halbleiter-Bauelement läßt sich besonders vorteilhaft in Chipkarten verwenden, da durch seinen speziellen Aufbau die Manipulationsmöglichkeiten von außen stark eingeschränkt sind. Insbesondere wird es Fälschern erschwert, beispielsweise mit Metallstiften durch die einzelnen Bauelementeschichten durchzudringen, um dadurch die in dem Chip gespeicherte Information auszulesen und/oder zu fälschen.

Patentansprüche

- 1. Verfahren zur Herstellung eines mit einem oder mehreren leitenden Strukturelementen versehenen Halbleiter-Bauelements mit den Schritten zum
- Aufbringen und Strukturieren von Schichten (3, 4, 5), die in dem Halbleiter-Bauelement enthalten sind, auf einem ersten Substrat (1), gekennzeichnet durch die Schritte zum
- Verbinden der Oberfläche des ersten Substrats (1), auf der diese einzelnen Schichten aufgebracht sind, mit einem zweiten Substrat (6),
- Bereitstellen des oder eines von den mehreren leitenden Strukturelementen (12, 13) auf der freien Oberfläche des ersten Substrats, wobei dieser Schritt so ausgeführt wird, daß ein funktionsmäßiger elektrischer Kontakt zwischen dem leitenden Strukturelement (13) und dem Bauelement (3, 4, 5) bewirkt wird, und
- Fertigstellen des Halbleiter-Bauelements.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erste Substrat (1) im Bereich sichtbarer Wellenlängen nicht transparent ist.
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Substrat (1) ein Si-Substrat ist.
- 4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Substrat (1) ein SOl-Substrat ist.
- 5. Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet durch den Schritt zum Dünnen des ersten Substrats (1) nach dem Schritt zum Verbinden der Oberfläche des ersten Substrats (1) mit dem zweiten Substrat (6).
- 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Dünnen durch Ätzen, mechanisches oder chemomechanisches Schleifen oder eine Kombination dieser Verfahren erfolgt.
- 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Schritt zum Verbinden der Oberfläche des ersten Substrats (1) mit dem zweiten Substrat (6) den Schritt zum Aufbringen einer haftvermittelnden Schicht (5) umfaßt.

- 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die haftvermittelnde Schicht (5) eine Polyimidschicht ist.
- 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Schritt zum Verbinden der Oberfläche des ersten Substrats (1) mit dem zweiten Substrat (6) dergestalt ausgeführt wird, daß in dem sich ergebenden Halbleiter-Bauelement die erste Substratschicht (1) zwischen dem Halbleiter-Bauelement an sich und der oder den zur elektrischen Kontaktierung des Halbleiter-Bauelements vorgesehenen Metallisierungsebenen angeordnet ist.
- 10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Schritt zum Verbinden der Oberfläche des ersten Substrats (1) mit dem zweiten Substrat (6) dergestalt ausgeführt wird, daß in dem sich ergebenden Halbleiter-Bauelement die erste Substratschicht (1) zwischen einzelnen zur elektrischen Kontaktierung des Halbleiter-Bauelements vorgesehenen Metallisierungsebenen angeordnet ist.
- 11. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Schritt zum Verbinden der Oberfläche des ersten Substrats (1) mit dem zweiten Substrat (6) dergestalt ausgeführt wird, daß in dem sich ergebenden Halbleiter-Bauelement die erste Substratschicht (1) zwischen den zur elektrischen Kontaktierung des Halbleiter-Bauelements vorgesehenen Metallisierungsebenen und einer zur elektrischen Kontaktierung der Metallisierungsebenen vorgesehenen Verdrahtung angeordnet ist.
- 12. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Schritt zum Fertigstellen des Halbleiter-Bauelements einen oder mehrere Schritte zum
- Verbinden der Oberfläche der bereits fertiggestellten Schichtenfolge mit einem n-ten Substrat (n > 2), und
- Bereitstellen eines weiteren leitenden Strukturelements auf der freien Oberfläche des (n-1)sten Substrats, wobei dieser Schritt so ausgeführt wird, daß ein funktionsmäßiger elektrischer Kontakt zwischen dem leitenden Strukturelement und dem Bauelement bewirkt wird, umfaßt.
- 13. Verfahren nach einem der Ansprüche 1 bis 8 und 12, gekennzeichnet durch den Schritt zum Strukturieren des ersten oder (n-1)-ten Substrats vor dem Schritt zum Bereitstellen des oder eines von den mehreren leitenden Strukturelementen auf der freien Oberfläche des ersten oder (n-1)-ten Substrats.

14. Verfahren nach einem der Ansprüche 1 bis 8, 12 und 13, gekennzeichnet durch den Schritt zum (teilweisen) Aufbringen einer zusätzlichen leitenden Schicht auf der freien Oberfläche des ersten oder (n-1)-ten Substrats.

- 15. Verfahren nach Anspruch 14, gekennzeichnet durch den Schritt zum Verbinden der mit der zusätzlichen leitenden Schicht versehenen Substratoberfläche mit einem weiteren Substrat.
- 16. Verfahren, nach einem der Ansprüche 1 bis 8, 12 und 13, gekennzeichnet durch mehrere aufeinanderfolgende Schritte zum (teilweisen) Aufbringen einer zusätzlichen leitenden Schicht auf der freien Oberfläche des ersten oder (n-1)-ten Substrats und zum Verbinden der mit der zusätzlichen leitenden Schicht versehenen Substratoberfläche mit einem weiteren Substrat.
- 17. Verfahren nach einem der Ansprüche 1 bis 16 zur Herstellung eines mit einem oder mehreren leitenden Strukturelementen versehenen Halbleiter-Bauelements, das gegenüber Umwelteinflüssen geschützt ist.
- 18. Verfahren nach Anspruch 17, gekennzeichnet durch den Schritt zum Aufbringen einer oder mehrerer zusätzlicher Schutzschichten vor dem Schritt zum Bereitstellen des oder eines von den mehreren leitenden Strukturelementen auf der freien Oberfläche des ersten Substrats.
- 19. Mit einem oder mehreren leitenden Strukturelementen versehenes Halbleiter-Bauelement, dadurch gekennzeichnet, daß das Halbleiter-Bauelement durch das Verfahren nach einem der Ansprüche 1 bis 16 hergestellt ist.
- 20. Mit einem oder mehreren leitenden Strukturelementen versehenes Halbleiter-Bauelement, das gegenüber Umwelteinflüssen geschützt ist, dadurch gekennzeichnet, daß das Halbleiter-Bauelement durch das Verfahren nach Anspruch 17 oder 18 hergestellt ist.
- 21. Verwendung des Halbleiter-Bauelements nach Anspruch 19 oder 20 in einer Chip-Karte.




Fig. 1

. .




Fig. 2




Fig. 3




Fig. 4




Fig. 5

INTERNATIONAL SEARCH REPORT

Inter onal Application No PCT/DE 98/02645

		 	
A. CLASSIF IPC 6	FICATION OF SUBJECT MATTER H01L23/58 H01L23/552		
According to	International Patent Classification (IPC) or to both national classifi	ication and IPC	
B. FIELDS	SEARCHED		
	cumentation searched (classification system followed by classifica-	ution symbols)	
IPC 6	H01L	,,	
Documentat	ion searched other than minimum documentation to the extent that	such documents are included in the fields se	arched
Electronic da	ala base consulted during the international search (name of data t	pase and, where practical, search terms used	1
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the	relevant naccanes	Relevant to claim No.
ou.ogo.,	Charles of deathern, with managers, whole appropriate, or me		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
A	US 5 258 334 A (LANTZ II LEON) 2 November 1993 see column 1-2	1-4,8, 16,20	
A	EP 0 510 433 A (HUGHES AIRCRAFT 28 October 1992 see column 1-2	1	
A	EP 0 582 850 A (TEXAS INSTRUMEN 16 February 1994 see column 1; figure 1B	TS INC)	1-4
		-/	
X Fun	ther documents are listed in the continuation of box C.	X Patent family members are listed	in annex.
° Special c	ategories of cited documents :	"T" later document published after the inte	emational filing date
consi	nent defining the general state of the art which is not idered to be of particular relevance	or priority date and not in conflict with cited to understand the principle or th invention	the application but
filing		"X" document of particular relevance; the cannot be considered novel or canno	
which	nent which may throw doubts on priority claim(s) or his cited to establish the publication date of another	involve an inventive step when the de "Y" document of particular relevance; the	ocument is taken alone
"O" docum	on or other special reason (as specified) nent referring to an oral disclosure, use, exhibition or	cannot be considered to involve an ir document is combined with one or m	iventive step when the ore other such docu-
"P" docum	rmeans nent published prior to the international filing date but than the priority date claimed	ments, such combination being obvious in the art. "&" document member of the same patent	
	a actual completion of the international search	Date of mailing of the international se	
	17 February 1999	03/03/1999	
Name and	I mailing address of the ISA	Authorized officer	
1	European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk		
	Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Odgers, M	

Form PCT/ISA/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

Interi nal Application No
PCT/DE 98/02645

		PC1/DE 98/02045
	tion) DOCUMENTS CONSIDERED TO BE RELEVANT	
ategory *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
	NEUMEIER K ET AL: "Radiation tolerance of double layer field oxides" RADECS 91: FIRST EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON DEVICES AND SYSTEMS (CAT. NO.91TH0400-2), LA GRANDE-MOTTE, FRANCE, 9-12 SEPT. 1991, pages 215-219, XP002093849 ISBN 0-7803-0208-7, 1992, New York, NY, USA, IEEE, USA cited in the application See the whole Document	1
A	See the whole Document DE 44 33 845 A (FRAUNHOFER GES FORSCHUNG) 28 March 1996 cited in the application See the whole Document	1-20

INTERNATIONAL SEARCH REPORT

niformation on patent family members

Inter: enal Application No
PCT/DE 98/02645

Patent document cited in search report		Publication date	Patent family member(s)		Publication date
US 5258334	Α	02-11-1993	NONE		
EP 0510433	Α	28-10-1992	US JP	5072331 A 5158799 A	10-12-1991 25-06-1993
EP 0582850	Α	16-02-1994	US CN JP US	5818095 A 1088001 A,B 6169102 A 5597736 A	06-10-1998 15-06-1994 14-06-1994 28-01-1997
DE 4433845	Α	28-03-1996	EP JP US	0703618 A 8213548 A 5563084 A	27-03-1996 20-08-1996 08-10-1996

Form PCT/ISA/210 (patent family annex) (July 1992)

INTERNATIONALER RECHERCHENBERICHT

naies Aktenzeichen PCT/DE 98/02645

100 100	<u> </u>		
A. KLASSII IPK 6	Fizierung des anmeldungsgegenstandes H01L23/58 H01L23/552		
Nach der Inte	ternationalen Patentklassifikation (IPK) oder nach der nationalen Klass	ifikation und der IPK	
	RCHIERTE GEBIETE		
Recherchien	ter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole	;)	
IPK 6	HOIL		
Recherchier	te aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, sow	eit diese unter die recherchierten Gebiete	fallen
Während de	ar internationalen Recherche konsultierte elektronische Datenbank (Na	me der Datenbank und evtl. verwendete S	Suchbegriffe)
	SENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe	der in Betracht kommenden Teile	Betr. Anspruch Nr.
А	US 5 258 334 A (LANTZ II LEON) 2. November 1993		1-4,8, 16,20
	siehe Spalte 1-2		,
A	EP 0 510 433 A (HUGHES AIRCRAFT CO 28. Oktober 1992 siehe Spalte 1-2	0)	1
A	EP 0 582 850 A (TEXAS INSTRUMENTS 16. Februar 1994 siehe Spalte 1; Abbildung 1B	INC)	1-4
		/	
entr	itere Veröllentlichungen sind der Fortsetzung von Feld C zu nehmen	X Siehe Anhang Patentfamilie	
"A" Veröffe aber r "E" älteres Anme "L" Veröffe schein ander	entlichung, die den allgemeinen Stand der Technik definiert, nicht als besonders bedeutsam anzusehen ist s Dokument, das jedoch erst am oder nach dem internationalen eldedatum veröffentlicht worden ist entlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er- inen zu lassen, oder durch die das Veröffentlichungsdatum einer ren im Recherchenbericht genannten Veröffentlichung belegt werden ren im Recherchenbericht genannten Veröffentlichung belegt werden	'T' Spätere Veröffentlichung, die nach dem oder dem Prioritätsdatum veröffentlich Anmeldung nicht kollidiert, sondern nu Erfindung zugrundeliegenden Prinzips Theorie angegeben ist 'X' Veröffentlichung von besonderer Bede kann altein aufgrund dieser Veröffentliefundenscher Tätigkeit beruhend betre'Y' Veröffentlichung von besonderer Bede	t worden ist und mit der r zum Verständnis des der oder der ihr zugrundeliegenden utung; die beanspruchte Erfindung chung nicht als neu oder auf achtet werden
soll of ausge "O" Veröffe eine E "P" Veröffe	rder die aus einem anderen besonderen Grund angegeben ist (wie eführt) entlichung, die sich auf eine mündliche Offenbarung, Benutzung, eine Ausstellung oder andere Maßnahmen bezieht entlichung die vor dem internationalen Anneddedatum, eber nach	kann nicht als auf erfinderischer Tätig werden, wenn die Veröffentlichung mi Veröffentlichungen dieser Kategone ir diese Verbindung für einen Fachmanr "&" Veröffentlichung, die Mitglied derselber	keit beruhend betrachtet t einer oder mehreren anderen n Verbindung gebracht wird und n naheliegend ist
	s Abschlusses der internationalen Recherche	Absendedatum des internationalen Re	echerchenberichts
1	17. Februar 1999	03/03/1999	
Name und	Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2	Bevollmächtigter Bediensteter	
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Odgers, M	

Formblatt PCT/ISA/210 (Blatt 2) (Juli 1992)

INTERNATIONALER RECHERCHENBERICHT

interi dales Aktenzeichen
PCT/DE 98/02645

		PCI/DE 9	0,02013
	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN		
ategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht komm	nenden Teile	Betr. Anspruch Nr.
1	NEUMEIER K ET AL: "Radiation tolerance of double layer field oxides" RADECS 91: FIRST EUROPEAN CONFERENCE ON RADIATION AND ITS EFFECTS ON DEVICES AND SYSTEMS (CAT. NO.91TH0400-2), LA GRANDE-MOTTE, FRANCE, 9-12 SEPT. 1991, Seiten 215-219, XP002093849 ISBN 0-7803-0208-7, 1992, New York, NY, USA, IEEE, USA in der Anmeldung erwähnt Das ganze Dokument	:	1
A			1-20

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Inten vales Aktenzeichen
PCT/DE 98/02645

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung	
US 5258	334	Α	02-11-1993 KEINE			
EP 0510	433	A	28-10-1992	US JP	5072331 A 5158799 A	10-12-1991 25-06-1993
EP 0582	850	А	16-02-1994	US CN JP US	5818095 A 1088001 A,B 6169102 A 5597736 A	06-10-1998 15-06-1994 14-06-1994 28-01-1997
DE 4433	845	Α	28-03-1996	EP JP US	0703618 A 8213548 A 5563084 A	27-03-1996 20-08-1996 08-10-1996

DOCKET NO: P200,0087

SERIAL NO:

APPLICANT: Chistian Anniberelae.

LERNER AND GREENBERG P.A.

P.O. BOX 2480

HOLLYWOOD, FLORIDA 33022

TEL. (954) 925-1100

Formblatt PCT/ISA/210 (Anhang Patentlamilie)(Juli 1992)